STATEMENT OF RELEVANCY FOR JP 11-184801

This document was cited in one of the related applications listed in paragraph [0001] of the specification -- i.e., in the Cross-Reference to Related Applications section.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出廣公則番号

特開平11-184801

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl. 6		酸測記号	ΡI		
G06F	13/36	310	G 0 6 F	13/36	310F
	13/12	330		13/12	330F

審査請求 未請求 請求項の数7 OL (全 16 質)

	何.且如小	不明不 明本列0款 1 OL (主 10 頁)		
特展平9-353807	(71) 出願人)出願人 000001270 コニカ株式会社		
平成9年(1997)12月22日		東京都新宿区西新宿1丁目26番2号		
	(72)発明者	鈴木 友弘 東京都八王子市石川町2970番地 コニカ株 式会社内		
	(74)代理人	弁理士 山口 邦夫 (外1名)		
	平成9年(1997)12月22日	特顯平9-353807 (71)出版人 平成9年(1997)12月22日 (72)発明者 (74)代理人		


(54) 【発明の名称】 インタフェース装置及びデータ処理システム

(57)【要約】

【課題】データ転送に関して、制御装置のデータ処理負 担を軽減できるようにする。

【解決手段】データバス11に接続されてデータを入出 力する双方向性のインタフェース部13と、データバス 12に接続されてデータを入出力する双方向性のインタ フェース部16と、このインタフェース部13,16間 に接続された内部データバス15a, 15bと、このイ ンタフェース部13,16、内部データバス15a,1 5bの入出力制御及びFIFOメモリ14a、14bの 書き込み読み出しを制御するための制御命令D1を一時 記録するコマンドレジスタ17aとを備え、データバス 11,12間でデータを転送するときに、コマンドレジ スタ17aに制御命令D1が書き込まれるようになされ たものである。

実施形態としてのインタフェース装置100の構成例



DATA:データ

D1:領資命令

D2:制御通知情報(終了ステータスデータ) Add:アドレス

【特許請求の範囲】

【請求項1】 第1のデータバスに接続されてデータを 入出力する双方向性の第1のインタフェース部と、

第2のデータバスに接続されてデータを入出力する双方 向性の第2のインタフェース部と、

前記第1及び第2のインタフェース部間に接続された内 部データバスと、

前記第1のインタフェース部、第2のインタフェース部 及び内部データバスを入出力制御するための制御命令を 一時記録する制御用のメモリとを備え、

前記第1及び第2のデータバス間でデータを転送すると きに、

前記制御用のメモリに制御命令が書き込まれるようにな されたことを特徴とするインタフェース装置。

【請求項2】 前記制御命令を記録する制御用のメモリ が設けられる場合であって、

前記制御命令に関して実行されたデータ転送結果を示す 制御通知情報が前記制御用のメモリに一時記録するよう になされたことを特徴とする請求項1記載のインタフェ ース装置。

【請求項3】 前記制御命令を記録する制御用のメモリ と、前記第1及び第2のインタフェース部とが設けられ る場合であって、

前記第1のインタフェース部によって入出力されるデー タを一時記録するデータ用の第1のメモリと、

前記第2のインタフェース部によって入出力されるデー タを一時記録するデータ用の第2のメモリとが設けら

前記制御用のメモリに記録された制御命令に基づいて前 記第1及び第2のメモリのデータ書き込み読み出し制御 を行うようになされたことを特徴とする請求項1記載の インタフェース装置。

【請求項4】 前記制御命令を記録する制御用のメモリ ・と、

前記第1及び第2のインタフェース部間を接続する内部 データバスとが設けられる場合であって、

前記内部データバスから分岐した分岐データバスが設け Sh.

前記分岐データバスにメモリ制御手段が接続され、

前記第1及び第2のインタフェース部によって入出力さ れるデータが前記制御命令に基づいて書き込み読み出し 制御されるようにしたことを特徴とする請求項1記載の インタフェース装置。

【請求項5】 前記制御命令を記録する制御用のメモリ

前記第1、第2のインタフェース部及び前記メモリ制御 手段とが設けられる場合であって、

前記第1のインタフェース部によって入出力されるデー タを一時記憶するデータ用の第1のメモリと、

タを一時記憶するデータ用の第2のメモリと、

前記メモリ制御手段によって書き込み読み出し制御され るデータを一時記憶するデータ用の第3のメモリとが設 けられ、

前記制御用のメモリに記録された制御命令に基づいて、 前記第1、第2及び第3のメモリのデータ書き込み読み 出し制御を行うようになされたことを特徴とする請求項 4記載のインタフェース装置。

【請求項6】 データ用のメモリと第1のデータバスと 10 の間でのデータの書き込み読み出をし、前記メモリと第 2のデータバスとの間でのデータの書き込み読み出を し、及び、前記第1のデータバスと第2のデータバスと の間でのデータ転送を行うに際して、

前記メモリ、第1及び第2のデータバス間に3方向性の インタフェース手段を配置し、

前記インタフェース手段内に制御用のメモリを設け、 前記制御用のメモリに制御命令を書き込むようになされ たことを特徴とするデータ処理システム。

【請求項7】 前記第1及び第2のデータバスに接続さ 20 れる3方向性のインタフェース手段が設けられる場合で あって、

前記3方向性のインタフェース手段は、

前記第1のデータバスに接続されてデータを入出力する 双方向性の第1のインタフェース部と、

第2のデータバスに接続されてデータを入出力する双方 向性の第2のインタフェース部と、

前記第1及び第2のインタフェース部間に接続された内 部データバスと、

前記内部データバスから分岐した分岐データバスと、

前記分岐データバスに接続されてデータの書き込み読み 30 出し制御をするメモリ制御手段と、

前記第1のインタフェース部、第2のインタフェース 部、内部データバス及びメモリ制御手段を入出力制御す るための制御命令を一時記録する制御用のメモリとを有 することを特徴とする請求項6記載のデータ処理システ

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は複写機やプリン タ、ファクシミリなどの画像処理装置に適用して好適な インタフェース装置及びデータ処理システムに関する。 詳しくは、データ転送に関する制御命令をインタフェー ス装置内に設けられた制御用のメモリに書き込み、この 制御命令が書き込まれた後は、その制御命令に基づいて 2つのデータバス間でデータ転送を行うようにして、シ ステムの上位の制御装置などのデータ処理負担を軽減で きるようにしたものである.

[0002]

【従来の技術】近年、原稿画像から取得した画像データ 前記第2のインタフェース部によって入出力されるデー 50 に基づいて画像形成を行うデジタル複写機が使用される に至っている。この種の複写機では原稿の画像情報がスキャナ等により読み込まれ、その原稿の画像情報が一旦、画像メモリに蓄えられる。そして、該画像メモリに蓄えられた画像情報はユーザの要求に応じて画像の縮小、拡大及び回転などの画像処理が施される。これにより、画像処理された画像データに基づいてその原稿の画像を所定の転写紙に複写することができる。

【0003】ところで、この種のデジタル複写機では原稿の画像情報を一旦蓄積するために大容量のメモリが設けられ、その画像情報を効率良くデータ転送する技術が 10 必要になる。

【0004】図7はこの種の画像メモリを用いた従来方式の画像形成装置500の構成例を示すブロック図である。この画像形成装置500は図7に示すCPUバス1を有している。このCPUバス1には、システム制御手段2、画像メモリ3、ダイレクトメモリアクセスコントローラ(以下単にDMACという)4、画像取得手段5及び画像再生手段6とが接続されている。

【0005】このCPUバス1に接続されたシステム制御手段2はCPU2a、ROM2b、RAM2c及び操20作部2dを有している。CPU2aは画像形成装置500の全体制御を行うICで、その制御プログラムはROM2bに格納されている。RAM2cはCPU2aが演算を行うときに、一時的に使用されるメモリで、制御プログラムの実行上必要になるものである。

【0006】例えば、画像取得手段5や画像再生手段6に起動指示などの制御命令が出力されたとき、CPU2 aによってRAM2cにその制御命令が書き込まれ、その後、画像データの書き込み終了通知などがあった場合にこの制御命令に対するものかが照合される。

【0007】また、操作部2dはユーザと本装置との間のインタフェースに必要なものであり、この指示によりCPU2aは所定のデータ処理を実行する。CPUバス1に接続された画像メモリ3は複数ページ分の容量をもつ比較的大きな容量のメモリで、図示しないが符号化処理を行うことにより符号データの蓄積も行われる。DMAC4はCPU2aの介在なしに各デバイス間のデータ転送を実行するもので、CPU2aに比べ高速にデータ転送を行うことができる。

【0008】このCPUバス1に接続された画像取得手 40 段5はスキャナ用インタフェース5a、スキャナ部5b 及びページメモリ5cを有している。スキャナ用インタフェース5aはスキャナ部5bの駆動制御及びページメモリ5cにおける画像データ(DATA)の書き込み読み出し制御を行うものである。ページメモリ5cはスキャナ部5bからの画像データを1ページ分格納するメモリで、スキャナ部5bとCPU2aのデータ転送速度の整合及びCPUバス1の使用効率の向上のため必要になるものである。

【0009】更に、CPUバス1に接続された画像再生 50 プリンタ用インタフェース6aに転送される。このと

手段6はプリンタ用インタフェース6a,ページメモリ6b及びプリンタ部6cを有している。プリンタ用インタフェース6aはプリンタ部6cの駆動制御及びページメモリ6bにおける画像データの書き込み読み出し制御を行うものである。ページメモリ6bはプリンタ部6cへの書き込みデータを1ページ分格納するメモリで、プリンタ6cとCPU2aのデータ転送速度の整合及びCPUバス1の使用効率の向上のため必要になるものである。

【0010】次に、画像形成装置500の動作を説明する。始めに、単一原稿時のコピー動作について説明する。まず、操作部2dから1ページコピーの指示を受けると、CPU2aから画像取得手段5へスキャナ駆動が指示される。この指示を受けたスキャナ用インタフェース5aではスキャナ部5bが駆動されると共に、スキャナ部5bから原稿の画像データが取得され、その画像データが順次ページメモリ5cに格納される。1ページ分の画像データがページメモリ5cに格納されると、スキャナ用インタフェース5aはCPU2aに対して画像データの読み取り終了を通知する。

【0011】この通知を受けたCPU2aからDMAC 4に対して、スキャナ用インタフェース5aからプリンタ用インタフェース6aへ画像データを転送するように指示が与えられる。そして、1ページ分の画像データがスキャナ用のページメモリ5cからプリンタ用のページメモリ6bに転送される。この1ページの画像データの転送が終わると、DMAC4からCPU2aに対して、転送終了が通知される。この通知を受けたCPU2aから画像再生手段6ペプリンタ駆動が指示される。この指示を受けたプリンタ用インタフェース6aによって、ページメモリ6bから画像データが読み出され、その画像データがプリンタ部6cに出力される。プリンタ部6cでは1ページの画像データに基づいて、原稿の画像を転写紙などに複写することができる。

【0012】次に、複数枚の原稿を複数部コピーするときの動作について説明する。まず、操作部2dからの指示を受けたCPU2aによって画像取得手段5に対してスキャナ駆動が指示される。この指示を受けたスキャナ用インタフェース5aでは、スキャナ部5bによって取得された1ページ分の画像データがページメモリ5cに格納されると、その後、スキャナ用インタフェース5aからCPU2aへ1ページ分の画像データの読み取り終了が通知される。この通知を受けたCPU2aからDMAC4にデータ転送が指示されるので、ページメモリ5cに格納された画像データが画像メモリ3に転送される。

【0013】この一連の動作が原稿枚数分だけ繰り返され、全ての画像データが画像メモリ3に蓄積される。その後、蓄積された画像データはCPU2aの指示によりアルンタアインタファース6~に転送される。このた

き、DMAC4により1ページ分の画像データが画像メ モリ3からアリンタ用のページメモリ6 dに格納される と、CPU2aからプリンタ用インタフェース6aに対 してプリンタ起動が指示される。

【0014】この指示を受けたプリンタ用インタフェー ス6 aによって1ページ分の画像データがプリンタ部6 cに出力されると、CPU2aに対して印刷終了が通知 される。この通知を受けたCPU2aからDMAC4へ 次ページの画像データの転送が指示され、その印刷が開 始される。

【0015】この一連の動作が原稿枚数分だけ繰り返さ れるので、最初の1部のコピーが完了する。この例では CPU2aに対して複数部のコピーが指示されているの で、DMAC4に対して、再度1ページ目の画像データ を画像メモリ3からプリンタ用インタフェース6aへ転 送するように指示される。これ以降は、同一動作を設定 された部数分だけ繰り返すことにより、複数部のコピー を行うことができる。

[0016]

【発明が解決しようとする課題】ところで、従来方式の 20 画像形成装置500によれば、CPU2aによって、ス キャナ用インタフェース5aやプリンタ用インタフェー ス6 a に起動指示などの制御命令が出力され、その後、 画像データの書き込みや読み出しの終了通知などがある と、この制御命令に対するものかを照合する方式が採ら れる場合があるので、予めRAM2cなどにその制御命 令を書き込んで保持して置く必要がある。

【0017】従って、スキャナ用インタフェース5aや プリンタ用インタフェース6 a に起動指示などの制御命 令が出力されてから、この制御命令に対する終了通知が 30 あるまで、その制御命令がRAM2cに記録されている かを常に確認しなくてはならない。これにより、スキャ ナ用インタフェース5aやプリンタ用インタフェース6 aの入出力管理のためのフロー処理が必要となって、C PU(以下制御装置ともいう)2aのデータ処理負担が 増加するという問題がある。

【0018】そこで、この発明は上述した課題を解決し たものであって、データ転送に関して、システム上位の 制御装置などのデータ処理負担を軽減できるようにした インタフェース装置及びデータ処理システムを提供する ことを目的とする。

[0019]

【課題を解決するための手段】上記問題点を解決するた めに、本発明に係るインタフェース装置は第1のデータ バスに接続されてデータを入出力する双方向性の第1の インタフェース部と、第2のデータバスに接続されてデ ータを入出力する双方向性の第2のインタフェース部 と、第1及び第2のインタフェース部間に接続された内 部データバスと、第1のインタフェース部、第2のイン タフェース部及び内部データバスを入出力制御するため 50 11から入力されたデータが一時記録される。FIFO

の制御命令を一時記録する制御用のメモリとを備え、第 1及び第2のデータバス間でデータを転送するときに、 制御用のメモリに制御命令が書き込まれるようになされ たことを特徴とする。

6

【0020】本発明のインタフェース装置によれば、制 御用のメモリに一旦、制御命令が書き込まれた後は、そ の制御命令に基づいて第1のインタフェース部、第2の インタフェース部及び内部データバスを入出力制御する ことができるので、本インタフェース装置に接続された 制御装置と独立して第1及び第2のデータバス間でデー 10 夕を転送することができる。

【0021】従って、制御命令を書き込んだ後は、その 制御装置自らが本インタフェース装置の入出力を管理し なくても済むので、システム上位の制御装置などのデー 夕処理負担を軽減することができる。

【0022】本発明に係るデータ処理システムは、デー 夕用のメモリと第1のデータバスとの間でのデータの書 き込み読み出をし、そのメモリと第2のデータバスとの 間でのデータの書き込み読み出をし、及び、第1のデー タバスと第2のデータバスとの間でのデータ転送を行う に際して、メモリ、第1及び第2のデータバス間に3方 向性のインタフェース手段を配置し、インタフェース手 段内に制御用のメモリを設け、制御用のメモリに制御命 令を書き込むようになされたことを特徴とする。

【0023】本発明に係るデータ処理システムによれ ば、制御用のメモリに制御命令を書き込んだ後は、その 制御装置自らが本インタフェース装置の入出力を管理し なくても済むので、その制御装置のデータ処理負担を軽 減することができる。

[0024]

40

【発明の実施の形態】以下、図面を参照しながら、この 発明の実施形態としてのインタフェース装置及びデータ 処理システムについて説明をする。

【0025】(1)インタフェース装置の構成例 図1は、この実施形態としてのインタフェース装置の構 成例を示す図である。

【0026】本実施の形態では、データ転送に関する制 御命令をインタフェース装置内に設けられた制御用のメ モリに書き込み、この制御命令が書き込まれた後は、そ の制御命令に基づいて2つのデータバス間でデータ転送 を行うようにして、制御装置のデータ処理負担を軽減で きるようにしたものである。

【0027】このインタフェース装置100は図1に示 す第1のデータバス11及び第2のデータバス12の間 に接続されて使用される。データバス11には双方向性 の第1のインタフェース部13が接続され、このデータ バス11との間でデータが入出力される。 インタフェー ス部13の内部への出力段にはデータ用の第1のメモリ としてのFIFOメモリ14aが接続され、データバス メモリ14aは2つのデータバス間のデータ転送速度を 整合するために必要となる。FIFOメモリ14aによ るデータは最初に入力されたものから最初に出力され る。

【0028】FIFOメモリ14aの出力段には内部デ ータバス15aを介在して第2のインタフェース部16 が接続される。インタフェース部16の外部への出力段 にはデータバス12が接続され、データバス11からの データがデータバス12に出力される。

【0029】また、インタフェース部16の内部への出 10 力段にはデータ用の第2のメモリとしてのFIFOメモ リ14 bが接続され、上述した理由からデータバス12 より入力されたデータが一時記録される。このデータは 最初に入力されたものから、最初に出力される。このF IFOメモリ14bの出力段には内部データバス15b を介在してインタフェース部13が接続される。インタ フェース部13の外部への出力段にはデータバス11が 接続され、データバス12からのデータがデータバス1 1に出力される。

【0030】更に、上述の2つのインタフェース部13 20 及び16間には制御用のメモリ17が接続され、例えば このインタフェース装置100を含めたデータ処理シス テムを構築したときに、そのシステム上位の制御装置な どからの制御命令D1が一時記録される。この例で制御 用のメモリ17はコマンドレジスタ17 a及びステータ スレジスタ17bを有している。上述の制御命令D1は このコマンドレジスタ17aに記録される。

【0031】このインタフェース装置100へのアクセ ス方法には、一義的に決めたチップセレクト信号を使用 する方法や、アドレスデコード方式を使用する方法など 30 が考えられる。アドレスデコード方式は予めROMなど にマッピンクされたアドレスAddをアクセス時に制御 装置などによって、データバス11上にそのアドレスを ドライブする。これにより、インタフェース装置100 内のアドレスレジスタに設定するようにして、そのイン タフェース装置100内でアドレスをデコードすること によりアクセスを受け付ける方法である。以降の説明で は、後者の場合を想定して説明をする。

【0032】例えば、インタフェース部13又はインタ フェース部16内にはインタフェース制御部18が設け られ、コマンドレジスタ17aに記録された制御命令D 1に基づいてFIFOメモリ14a, 14bのデータ書 き込み読み出し制御が行われ、しかも、インタフェース 部13、16、内部データバス15a, 15bの入出力 が制御される。

【0033】インタフェース制御部18には図2に示す アドレスレジスタ18a, デコーダ18b, タイミング 発生回路18cなどが設けられる。アドレスレジスタ1 8aには、アクセス時に本インタフェース装置100宛 のアドレスが設定される。本インタフェース装置100 50 ス部16ではスイッチ制御信号S2に基づいて内部デー

宛のアクセスであるかは、そのアドレスがデコーダ18 bによって解読されることで判断される。このデコーダ 18bは制御命令D1の解読にも使用される。この制御 命令D1のデコード結果に基づいてタイミング発生回路 18cではスイッチ制御信号S1~S4が発生される。 【0034】スイッチ制御信号S1はインタフェース部 13のバス切換えに使用され、スイッチ制御信号S2は インタフェース部16のバス切換えに使用される。メモ リ制御信号S3はFIFOメモリ14aの書き込み読み 出しに使用され、メモリ制御信号S4はFIFOメモリ 14bの書き込み読み出しに使用される。

【0035】ステータスレジスタ17bには制御通知情 報が一時記録される。この制御通知情報は制御命令D1 に関して実行されたデータ転送結果などを示す終了ステ ータスデータD2のようなものであり、システム上位の 制御装置などはこの終了ステータスデータD2を受信す ることで、先にインタフェース装置100に与えた制御 命令D1に対するデータ処理が終了したかを判断するこ とができる。

【0036】次に、図2を参照しながら、インタフェー ス装置100の動作を説明する。この例ではデータバス 11, 12間でデータ転送をするときに、コマンドレジ スタ17aに制御命令D1が書き込まれるようになされ たものである。

【0037】例えば、データバス11からデータバス1 2ヘデータを転送する場合には、その旨の制御命令D1 がコマンドレジスタ17aに書き込まれる。この制御命 令D1がインタフェース制御部18に受信されると、こ の制御命令D1がインタフェース制御部18でデコード され、このデコード結果であるスイッチ制御信号S1に 基づいてインタフェース部13ではデータバス11が内 部データバス15aに接続され、インタフェース部16 ではスイッチ制御信号S2に基づいて内部データバス1 5aがデータバス12に接続される。

【0038】そして、データバス11から入力されたデ ータはメモリ制御信号S3に基づいてFIFOメモリ1 4 aに一時記録される。これはデータバス11上のデー タ転送速度とデータバス12上のデータ転送速度とを整 合させるためである。このFIFOメモリ14aに最初 に記録されたデータから順にメモリ制御信号S3に基づ いて読み出され、インタフェース部16を通過してデー タバス12に出力される。

【0039】また、データバス12からデータバス11 ヘデータを転送する場合には、その旨の制御命令D1が コマンドレジスタ17aに書き込まれる。この制御命令 D1がインタフェース制御部18に受信されると、イン タフェース制御部18でデコードされたスイッチ制御信 号S1に基づいてインタフェース部13ではデータバス 11が内部データバス15bに接続され、インタフェー

タバス15bがデータバス12に接続される。

【0040】そして、データバス12から入力されたデータはメモリ制御信号S4に基づいてFIFOメモリ14bに一時記録され、データバス11及び12のデータ 転送速度がマッチングされる。このFIFOメモリ14bに最初に記録されたデータから順に、メモリ制御信号 S4に基づいて読み出され、インタフェース部13を通過してデータバス11に出力される。

【0041】このデータ転送が終了すると、ステータスレジスタ17bには終了ステータスデータD2が書き込 10まれる。なお、ステータスレジスタ17bにはインタフェース装置100自身の終了ステータスデータD2が書き込まれることは勿論のこと、この種のインタフェース装置100をデータバスを分断する節目、節目に多数配置してデータ処理システムを構築したときに、他のインタフェース装置100からの終了ステータスデータD2をも記録するようになされている。

【0042】このようにすると、システムの制御装置に対して最も近い位置に配置したインタフェース装置100のステータスレジスタ17bの記録内容を確認することで、そのデータ処理システムで端末装置に近いインタフェース装置100に与えた制御命令D1に対するデータ処理が終了したかを容易に判断することができる。

【0043】このように、本実施の形態に係るインタフェース装置100によれば、コマンドレジスタ17aに一旦、制御命令D1が書き込まれた後は、その制御命令D1に基づいてインタフェース部13、16及び内部データバス15a、15bの入出力制御及びFIFOメモリ14a、14bの書き込み読み出し制御をすることができるので、インタフェース装置100に接続されたシ 30ステム上位の制御装置などと独立してデータバス11、12間でデータを転送することができる。

【0044】従って、制御命令D1を書き込んだ後は、その制御装置自らがインタフェース装置100の入出力を管理しなくても済むので、その制御装置のデータ処理負担を軽減することができる。

【0045】また、本実施の形態では制御命令D1に関して実行されたデータ転送結果を示す終了ステータスデータD2がステータスレジスタ17bに一時記録されるので、このコマンドレジスタ17bからそのデータD2を読み出すことにより、制御命令D1に関して実行されたデータの転送結果を容易に確認することができる。従って、制御装置とインタフェース装置100との間において、ハンドシェイクによるデータ処理を行うこと、及び、複数のインタフェース装置100間において、ハンドシェイクによるデータ処理を行うことができる。

【0046】続いて、本実施の形態としての3方向性のインタフェース装置200について説明をする。図3は本実施の形態としての3方向性のインタフェース装置200の構成例を示すブロック図である。

【0047】この実施形態では、内部データバス15 a, 15bから分岐した分岐データバスが接続され、この分岐データバスにメモリ制御手段が接続され、インタフェース部13,16よって入出力されるデータが制御命令D1に基づいて書き込み読み出し制御されるようにしたものである。なお、インタフェース装置100と同じ符号及び同じ名称のものは同じ機能を有するので、その説明を省略する。

【0048】この3方向性のインタフェース装置200には図3に示す内部バスセレクタ21が設けられる。内部バスセレクタ21は図4に示す2回路1選択用のスイッチ回路21a、単一スイッチ回路21b及び21cを有している。勿論、これらのスイッチ回路21a~21cは電界効果トランジスタやバイボーラトランジスタなどにより集積化されたトランジスタ回路を用いてもよい。

【0049】スイッチ回路21aのa点はFIFOメモリ14aの出力段の内部データバス15aに接続され、そのb点はFIFOメモリ14bの出力段の内部データバス15bに接続される。スイッチ回路21aの中性点nは分岐データバスとしての書き込み用のメモリバス22aにはデータ用の第3のメモリとしてのFIFOメモリ23aに接続され、内部データバス15a又は15bから分岐された書き込み用のデータが一時記憶される。このFIFOメモリ23aの出力段にはメモリ制御手段24が接続され、内部データバス15a又は15bから分岐されたデータの書き込み読み出し制御が行われる。このメモリ制御手段24の外部への出力段には画像メモリ3などのデータ用のメモリが接続される。

【0050】また、メモリ制御手段24の内部への出力 段にはFIFOメモリ23bが接続され、内部データバ ス15a又は15bへ出力するための読み出し用のデー タが一時記憶される。このFIFOメモリ23bの出力 段には読み出し用のメモリバス22bが接続される。こ のメモリバス22bはスイッチ回路21b, 21cの接 点nに接続される。スイッチ回路21bのa点は内部データバス15aを通じてインタフェース部16の入力段 に接続され、スイッチ回路21cのb点は内部データバ 315bを通じてインタフェース部13の入力段に接続 される。

【0051】上述のインタフェース部13又はインタフェース部16内にはインタフェース制御部18に代わってインタフェース制御部28が設けられる。インタフェース制御部28はアドレスレジスタ28a、デコーダ28b及びタイミング発生回路28cを有しており、これらの機能はインタフェース制御部18のアドレスレジスタ18a、デコーダ18b及びタイミング発生回路18cとほぼ同じである。このインタフェース制御部28で50は、コマンドレジスタ17aに記録された制御命令D1

に基づいてFIFOメモリ14a, 14b及び23a, 23bのデータ書き込み読み出し制御と、インタフェー ス部13、16、内部データバス15a, 15bの入出 力制御と、スイッチ回路21a~21cのスイッチ制御 などが行われる。

【0052】 インタフェース制御部28ではインタフェ ース制御部18と同様に制御命令D1をデコードしてス イッチ制御信号S1~S4を発生する他に、タイミング 発生回路28 cによって、スイッチ回路21 aのバス切 換えに使用されるスイッチ制御信号S5と、スイッチ回 10 路21bのバス切換えに使用されるスイッチ制御信号S 6と、FIFOメモリ23aの書き込み読み出しに使用 されるメモリ制御信号S7と、FIFOメモリ23bの 書き込み読み出しに使用されるメモリ制御信号S8と、 スイッチ回路21 cのバス短絡に使用されるスイッチ制 御信号S9などが発生される.

【0053】次に、図4を参照しながら、インタフェー ス装置200の動作を説明する。この例では以下の9つ のデータ転送事象に関する制御命令D1がコマンドレジ スタ17aに書き込まれるようになされたものである。 このデータ転送事象は、

- の データバス11からデータバス12ヘデータを転送 (データスルー) する場合、
- ② データバス11から画像メモリ3へデータを書き込 む場合、
- ③ データバス11から画像メモリ3へデータを書き込 むと同時にデータバス12へ同じデータを転送する場 合、
- ④ データバス12からデータバス11ヘデータを転送 (データスルー) する場合、
- ⑤ データバス12から画像メモリ3へデータを書き込 む場合、
- の データバス12から画像メモリ3へデータを書き込 むと同時にデータバス11へ同じデータを転送する場 合、
- ② 画像メモリ3からデータバス11ヘデータを読み出 す場合、
- **B** 画像メモリ3からデータバス12ヘデータを読み出 す場合、及び
- 2へ同じデータを読み出す場合である。

【0054】例えば、データ転送事象のに関する制御命 令D1がコマンドレジスタ17aに書き込まれた場合に は、この制御命令D1がインタフェース制御部28に受 信されると、この制御命令D1がインタフェース制御部 28でデコードされ、このデコード結果であるスイッチ 制御信号S1に基づいてインタフェース部13ではデー タバス11が内部データバス15aに接続され、インタ フェース部16ではスイッチ制御信号S2に基づいて内 部データバス15aがデータバス12に接続される。

【0055】スイッチ回路21aではスイッチ制御信号 S5に基づいてメモリバス22aが内部データバス15 aから切り離され、同様にスイッチ回路21aではスイ ッチ制御信号S6に基づいてメモリバス22bが内部デ ータバス15bから切り離される。そして、データバス 11から入力されたデータはメモリ制御信号S3に基づ

.1 2

いてFIFOメモリ14aに一時記録される。このFI FOメモリ14aに最初に記録されたデータから順にメ モリ制御信号S3に基づいて読み出され、 インタフェー ス部16を通過してデータバス12に出力される。これ

によりデータバス11からデータバス12ヘデータを転 送 (データスルー) することができる。 【0056】また、データ転送事象②に関する制御命令 D1がコマンドレジスタ17aに書き込まれた場合に は、インタフェース制御部28でデコードされたスイッ

チ制御信号S1に基づいてデータバス11が内部データ バス15aに接続され、スイッチ回路21aではスイッ チ制御信号S5に基づいてメモリバス22aと内部デー タバス15aとが接続される。

【0057】そして、データバス11から入力されたデ ータはメモリ制御信号S3に基づいてFIFOメモリ1 4 a に一時記録される。このFIFOメモリ14 a に最 初に記録されたデータから順にFIFOメモリ23aに 記録される。FIFOメモリ23aに記録されたデータ はメモリ制御信号S7に基づいて読み出され、画像メモ リ3に書き込まれる。

【0058】このとき、メモリバス22bは内部データ バス15 b から切り離されたままである。この場合にデ ータバス12と内部データバス15a, 15bとはどの ような接続の仕方をしていてもよい。これにより、デー タバス11から画像メモリ3ヘデータを書き込むことが できる.

【0059】更に、データ転送事象②に関する制御命令 D1がコマンドレジスタ17aに書き込まれた場合に は、インタフェース制御部28でデコードされたスイッ **チ制御信号S1に基づいてデータバス11が内部データ** バス15aに接続され、スイッチ制御信号S2に基づい て内部データバス15 aがデータバス12に接続され る。スイッチ回路21aではスイッチ制御信号S5に基 画像メモリ3からデータバス11及びデータバス1 40 づいてメモリバス22aと内部データバス15aとが接 続される。

> 【0060】そして、データバス11から入力されたデ ータはメモリ制御信号S3に基づいてFIFOメモリ1 4aに一時記録される。このFIFOメモリ14aに最 初に記録されたデータから順にFIFOメモリ23aに 記録される。これと共に、FIFOメモリ14aに記録 されたデータがデータバス12に出力される。F1FO メモリ23 aに記録されたデータはメモリ制御信号S7 に基づいて読み出され、画像メモリ3に書き込まれる。

50 これにより、データバス11から画像メモリ3へデータ

を書き込むと同時にデータバス12へ同じデータを転送 することができる。

【0061】また、データ転送事象のに関する制御命令 D1がコマンドレジスタ17aに書き込まれた場合に は、インタフェース制御部28でデコードされたスイッ チ制御信号S1に基づいてデータバス11が内部データ バス15bに接続され、スイッチ制御信号S2に基づい て内部データバス15bがデータバス12に接続され る。

【0062】スイッチ回路21aではスイッチ制御信号 10 することができる。 S5に基づいてメモリバス22aが内部データバス15 aから切り離され、同様にスイッチ回路21aではスイ ッチ制御信号S6に基づいてメモリバス22bが内部デ ータバス15bから切り離される。そして、データバス 1 2から入力されたデータはメモリ制御信号S4に基づ いてFIFOメモリ14bに一時記録される。このFI FOメモリ14bに最初に記録されたデータから順にメ モリ制御信号S4に基づいて読み出され、インタフェー ス部13を通過してデータバス11に出力される。これ によりデータバス12からデータバス11へデータを転 20 送 (データスルー) することができる。

【0063】次に、データ転送事象のに関する制御命令 D1がコマンドレジスタ17aに書き込まれた場合に は、インタフェース制御部28でデコードされたスイッ チ制御信号S2に基づいてデータバス12が内部データ バス156に接続され、スイッチ回路21aではスイッ チ制御信号S5に基づいてメモリバス22aと内部デー タバス15aとが接続される.

【0064】そして、データバス12から入力されたデ 4bに一時記録される。このFIFOメモリ14bに最 初に記録されたデータから順にFIFOメモリ23aに 記録される。FIFOメモリ23aに記録されたデータ はメモリ制御信号S7に基づいて読み出され、画像メモ リ3に書き込まれる。

【0065】このとき、メモリバス226は内部データ バス156から切り離されたままである。この場合にデ ータバス11と内部データバス15a, 15bとはどの ような接続の仕方をしていてもよい。これにより、デー タバス12から画像メモリ3ヘデータを書き込むことが 40 できる。

【0066】データ転送事象のに関する制御命令D1が コマンドレジスタ17aに書き込まれた場合には、イン タフェース制御部28でデコードされたスイッチ制御信 号S1に基づいてデータバス11が内部データバス15 bに接続され、スイッチ制御信号S2に基づいて内部デ ータバス15bがデータバス12に接続される。スイッ チ回路21aではスイッチ制御信号S5に基づいてメモ リバス22aと内部データバス15aとが接続される.

14

ータはメモリ制御信号S4に基づいてFIFOメモリ1 4bに一時記録される。このFIFOメモリ14bに最 初に記録されたデータから順にFIFOメモリ23aに 記録される。これと共に、FIFOメモリ14bに記録 されたデータがデータバス11に出力される。FIFO メモリ23aに記録されたデータはメモリ制御信号S7 に基づいて読み出され、画像メモリ3に書き込まれる。 これにより、データバス12から画像メモリ3へデータ を書き込むと同時にデータバス11へ同じデータを転送

【0068】データ転送事象のに関する制御命令D1が コマンドレジスタ17aに書き込まれた場合には、イン タフェース制御部28でデコードされたスイッチ制御信 号S1に基づいてデータバス11が内部データバス15 bに接続され、スイッチ回路21bではスイッチ制御信 号S6に基づいてメモリバス22bと内部データバス1 5bとが接続される。この例ではスイッチ制御信号S9 によってスイッチ回路21cがオンされる。

【0069】そして、画像メモリ3から読み出されたデ ータはメモリ制御信号S8に基づいてFIFOメモリ2 3bに一時記録される。このFIFOメモリ23bに最 初に記録されたデータから順にインタフェース部13を 通ってデータバス11に出力される。このとき、メモリ バス22aは内部データバス15bから切り離された状 態である。この場合に、内部データバス15 bはスイッ チ制御信号S2に基づいてデータバス12から切り離さ れている。これにより、画像メモリ3からデータバス1 1ヘデータを読み出すことができる。

【0070】データ転送事象®に関する制御命令D1が ータはメモリ制御信号S4に基づいてFIFOメモリ1 30 コマンドレジスタ17aに書き込まれた場合には、イン タフェース制御部28でデコードされたスイッチ制御信 号S1に基づいてデータバス11が内部データバス15 aから切り離され、スイッチ回路21bではスイッチ制 御信号S6に基づいてメモリバス22bと内部データバ ス15aとが接続される。

> 【0071】そして、画像メモリ3から読み出されたデ ータはメモリ制御信号S8に基づいてFIFOメモリ2 3bに一時記録される。このFIFOメモリ23bに最 初に記録されたデータから順にインタフェース部16を 通ってデータバス12に出力される。このとき、メモリ バス22aは内部データバス15bから切り離された状 態である。この場合に、内部データバス15aはスイッ チ制御信号S1に基づいてデータバス11から切り離さ れている。これにより、画像メモリ3からデータバス1 2ヘデータを読み出すことができる。なお、データ転送 事象O~60, 80に関する制御命令D1を実行する場合に は、スイッチ制御信号S9によってスイッチ回路21c をオフした状態が保たれる。

【0072】切に関する制御命令D1がコマンドレジス 【0067】そして、データバス12から入力されたデ 50 タ17aに書き込まれた場合には、インタフェース制御

部28でデコードされたスイッチ制御信号S1に基づい てデータバス11が内部データバス15bに接続される と共に、スイッチ制御信号S2に基づいてデータバス1 2が内部データバス15aに接続される。しかも、スイ ッチ回路216ではスイッチ制御信号56に基づいてメ モリバス22bと内部データバス15aとが接続され、 スイッチ制御信号S9に基づいてスイッチ回路21cが オンされて内部データバス15a及び15bが短絡され る。

【0073】そして、画像メモリ3から読み出されたデ 10 ータはメモリ制御信号S8に基づいてFIFOメモリ2 3bに一時記録される。このFIFOメモリ23bに最 初に記録されたデータから順にインタフェース部13を 通ってデータバス11に出力されると共に、インタフェ ース部16を通ってデータバス12に出力される。この とき、メモリバス22aは内部データバス15a, 15 bから切り離された状態である。これにより、画像メモ リ3からデータバス11及びデータバス12へ同じデー タを読み出すことができる。これらのいずれかのデータ 転送事象の~®が終了すると、ステータスレジスタ17 bにはデータ転送結果を通知するために終了ステータス データD2が書き込まれる。

【0074】このように、本実施の形態としての3方向 性のインタフェース装置200によれば、システムの制 御装置からコマンドレジスタ17aに制御命令D1が書 き込まれた後は、制御装置と独立してデータバス11か ら画像メモリ3などヘデータを書き込んだり、この画像 メモリ3からデータバス12上にデータを読み出すこと ができる。

【0075】従って、オフィースコンピュータシステム や画像形成装置などのデータ処理システムを構築する場 合であって、1つのデータバスを2つに分断し、この2 つのデータバス11、12間でデータ転送をする場合な どは、本実施の形態としての双方向性のインタフェース 装置100を2つのデータバス11,12の間に配置す るように設計する。

【0076】また、唯一の画像メモリ3とデータバス1 1との間でデータの書き込み読み出をしたり、その画像 メモリ3とデータバス12との間でデータの書き込み読 み出をしたり、及び、データバス11、12間でデータ 40 転送をする場合などは、本実施の形態としての3方向性 のインタフェース装置200を画像メモリ3、データバ ス11及び12間に配置するようにする。そして、これ らのインタフェース装置100,200内にコマンドレ ジスタ17aを設け、このコマンドレジスタ17aに制 御命令D1を書き込むようにしてインタフェース装置1 00や200の入出力を制御するようにするとよい。 【0077】続いて、インタフェース装置100や20 0を用いたデータ処理装置について説明する。 【0078】(2)データ処理装置の構成例

16 図5は本実施の形態としてのデータ処理装置300の構 成例を示すブロック図である。

【0079】この実施形態では図5に示す主記憶装置3 Oと、2つに分断されたデータバスA, B間に3方向性 のインタフェース装置200を接続して、一方のデータ バスBに接続された端末装置40が主記憶装置30との 間でデータの書き込み読み出しを行っているときは、他 方のデータバスAを主制御装置10に開放できるように すると共に、各々のデータバスA又はBに接続された主 制御装置10、副制御装置20及び端末装置40,50 などによって主記憶装置30を時系列的若しくは同時に 共用できるようにしたものである。

【0080】このデータ処理装置300にはデータ用の メモリとしての図5に示す主記憶装置30が設けられ る。この主記憶装置30には上述した3方向性のインタ フェース装置200が接続され、その内部のコマンドレ ジスタ17aに書き込まれた制御命令D1によって、こ の主記憶装置30とデータバスAとの間でデータの書き 込み読み出をしたり、主記憶装置30とデータバスBと の間でデータの書き込み読み出をしたり、及び、2つの データバスA、B間でデータ転送がなされる。

【0081】この例で、データバスAには2つの双方向 性のインタフェース装置101及び102が設けられ る。一方のインタフェース装置101はデータバスAに 接続されて他方のインタフェース装置102及び3方向 性のインタフェース装置200に接続されると共に、C PUバス1aを通じて外部機器としての主制御装置10 に接続される。

【0082】他方のインタフェース装置102は同様に データバスAに接続されて3方向性のインタフェース装 置200に接続されると共に、CPUバス1bを通じて 外部機器としての副制御装置20に接続される。更に、 データバスAには第1の調停手段としてのバス調停手段 60が接続され、データ衝突が生じないようにインタフ ェース装置101及び102のバス使用権の調停がなさ

【0083】また、データバスBにも2つの双方向性の インタフェース装置103及び104が設けられる。一 方のインタフェース装置103はデータバスBに接続さ れて他方のインタフェース装置104及び3方向性のイ ンタフェース装置200に接続されると共に、端末用の バス40aを通じて外部機器としての端末装置40に接

【0084】他方のインタフェース装置104は同様に データパスBに接続されて3方向性のインタフェース装 置200に接続されると共に、端末用のバス50aを通 じて外部機器としての端末装置50に接続される。更 に、データバスBには第2の調停手段としてのバス調停 手段70が接続され、インタフェース装置103及び1

50 04のバス使用権の調停がなされる。

【0085】上述したインタフェース装置101~10 4はいずれも本実施の形態としての双方向性のインタフ ェース装置100が使用され、内部に設けられたコマン ドレジスタ17aに書き込まれた制御命令D1によっ て、データ転送制御がなされる。この例では、少なくと もデータバスAと主記憶装置30の間でデータ転送を行 うとき、主記憶装置30とデータバスBとの間でデータ 転送を行うとき、または、データバスA, B間でデータ 転送を行うときに、インタフェース装置200内のコマ ンドレジスタ17aに制御命令D1が書き込まれる。こ 10 の制御命令D1は主制御装置10又は副制御装置20に よって書き込まれる。

【0086】次に、データ処理装置300の動作を説明 する。例えば、端末装置40から主記憶装置30にデー タを書き込む場合を想定して説明をする。この場合に は、上述したデータ転送事象のに関する制御命令D1が インタフェース装置200のコマンドレジスタ17aに 書き込まれる。

【0087】これに先立っては、まず、主制御装置10 からインタフェース装置101内の図示ないコマンドレ ジスタ17a及びインタフェース装置200内の以下図 示ないコマンドレジスタ17aにはデータ転送事象のに 関する制御命令D1が書き込まれる。次に、主制御装置 10からインタフェース装置103にデータ転送事象の に関する制御命令D1が書き込まれ、その後、インタフ ェース装置200にデータ転送事象のに関する制御命令 D1が書き込まれる。

【0088】インタフェース装置101、200及び1 03で各々の制御命令D1がデコードされると、インタ フェース装置103ではデータバスBと端末用のバス4 30 0aとが接続され、インタフェース装置200ではデー タバスBとメモリバス30aとが接続される。 各々のイ ンタフェース装置101、200及び103の内部での 動作は上述した通りである。例えば、インタフェース装 置103及び200の接続動作により、端末装置40か らデータバスBを経由して主記憶装置30ヘデータを書 き込むことができる。

【0089】この例では端末装置40から主記憶装置3 0ヘデータを書き込んでいるとき、及び、主記憶装置3 0から端末装置50にデータを読み出しているときは、 3方向性のインタフェース装置200によって、データ バスAがデータバスBから切り離されるので、データバ スAを主制御装置10や副制御装置20に開放すること ができる。これにより、データバスAに接続された主制 御装置10が、インタフェース装置101及び102を 通して副制御装置20と他のデータのやりとりを行うこ とができる。

【0090】また、上述したデータ転送事象回に関する 制御命令D1に基づいて主記憶装置30から読み出され

及び端末装置50などに転送することができる。 これに より、データバスAに接続された主制御装置10や副制 御装置20と、データバスBに接続された端末装置40 及び50とで主記憶装置30を時系列的若しくは同時に 共用することができる。

【0091】このように本実施の形態としてのデータ処 理装置300によれば、双方向性のインタフェース装置 101~104及び3方向性のインタフェース装置20 Oによって2つのデータバスA, Bを時系列的に入出力 制御することができるので、従来方式の画像形成装置5 00のような1本のCPUバス1を2つに分断したデー 夕転送制御をすることができる。

【0092】続いて、データ処理装置300を応用した 画像形成装置について説明する。

【0093】(3)データ処理装置の応用例

図6は本実施の形態としての画像形成装置400の構成 例を示すブロック図である。この実施形態では、図7に 示す画像メモリ3と2つに分断されたデータバスA, B にメモリ用のバスブリッジ201を接続し、このバスブ リッジ201に制御命令D1を与えた後は、この制御命 令D1によってスキャナ部42及びプリンタ部52をC PU2aとは独立して時系列的に入出力を制御させるよ - うにして、この間にCPU2aが他のデータ処理を実行 できるようになされたものである。

【0094】この画像形成装置400には3方向性のイ ンタフェース手段としての図6に示すバスブリッジ20 1が設けられる。このバスブリッジ201には本実施の 形態に係る3方向性のインタフェース装置200が使用 される。

【0095】このバスブリッジ201には画像メモリ3 が接続され、原稿などの画像データが一時記憶される。 この例ではバスブリッジ201内のコマンドレジスタ1 7aに書き込まれた制御命令D1によって、この画像メ モリ3とデータバスAとの間で画像データの書き込み説 み出をしたり、 画像メモリ3とデータバスBとの間で画 像データの書き込み読み出をしたり、及び、2つのデー タバスA、B間で画像データ転送がなされる。

【0096】この例で、データバスAには2つの双方向 性のバスブリッジ31及び32が設けられる。一方のバ スプリッジ31はデータバスAに接続されて他方のバス ブリッジ32及びメモリ用のバスブリッジ201に接続 されると共に、CPUバス1aを通じてCPU2aに接 続される。CPU2aには従来方式と同様に、ROM2 b,RAM2c及び操作部2dが接続され、画像形成装 置400の全体制御が行われる。これらの機能について は説明を省略する(図7参照)。

【0097】他方のバスブリッジ32はデータバスAに 接続されてバスブリッジ201に接続されると共に、C PUバス1bを通じて通信モデムなどを制御するCPU た同じデータを主<mark>制御装置10を始め、副制御装置20 50 25に接続される。CP</mark>Uバス1bに接続されたROM

26及びRAM27はCPU25をサポートするもので ある。更に、データバスAには第1の調停手段としての バスアービタ61が接続され、データ衝突が生じないよ うにパスブリッジ31及びパスブリッジ32のバス使用 権の調停がなされる。

【0098】また、データバスBにも2つの双方向性の バスブリッジ33及び34が設けられる。一方のバスブ リッジ33はデータバスBに接続されて他方のバスブリ ッジ34及びパスブリッジ201に接続されると共に、 スキャナ用のバス41を通して画像取得手段としてのス 10 キャナ部42に接続される。スキャナ部41ではバスブ、 リッジ33の入力制御に基づいて原稿の画像が取得さ れ、その原稿の画像データが出力される。

【0099】他方のバスブリッジ34は同様にデータバ スBに接続されてバスブリッジ201に接続されると共 に、プリンタ用のバス51を通して画像再生手段として のプリンタ部52に接続される。プリンタ部52ではバ スプリッジ34の出力制御に基づいて画像データが与え られ、その画像データに基づいて原稿の画像が再生され る。更に、データバスBには第2の調停手段としてのバ 20 スアービタ71が接続され、バスブリッジ33及び34 のバス使用権の調停がなされる。

【0100】上述したバスブリッジ101~104はい ずれも本実施の形態としての双方向性のインタフェース 装置100が使用され、内部に設けられたコマンドレジ スタ17aに書き込まれた制御命令D1によって、デー 夕転送制御がなされる。この例では、少なくともデータ バスAと画像メモリ3の間でデータ転送を行うとき、画 像メモリ3とデータバスBとの間でデータ転送を行うと き、または、データバスA, B間でデータ転送を行うと 30 きに、バスブリッジ201内のコマンドレジスタ17a に制御命令D1が書き込まれる。

【0101】この例では制御命令D1がCPU2a又は CPU25によってバスブリッジ201に書き込まれた 後は、この制御命令D1によってスキャナ部42及びア リンタ部52が時系列的に入出力制御されるようにした ものである。

【0102】次に、本実施の形態としての画像形成装置 400の動作を説明する。始めに、単一(1ページ)の 原稿をコピーする場合について説明する。この例ではス 40 キャナ部42で取得された原稿の画像データが一旦、画 像メモリ3に転送され、その後、画像メモリ3から画像 データが読み出されてプリンタ部52に供給される場合 を想定して説明する。

【0103】例えば、操作部2dからCPU2aに1ペ ージのコピーが指示されると、CPU2aはスキャナ部 42を駆動するためにバスブリッジ33に対してスキャ ナ駆動指示をする。このとき、バスブリッジ33とCP U2aとは直接データバスA, Bが接続されていないの で、バスブリッジ31とバスブリッジ201を介してス 50 【0109】このバスブリッジ33によって、CPU2

キャナ駆動指示が送られる。

【0104】 このスキャナ駆動指示に際して、CPU2 aからバスブリッジ31へ制御命令D1が送出される。 この際に、CPU2aで発生されるアドレスは予めマッ ピングされたバスブリッジ31を示している。従って、 バスブリッジ31はこの制御命令D1及びアドレスをデ ータバスAにドライブする。このデータバスAに接続さ れたバスブリッジ201では、この制御命令D1に付さ れたアドレスがデータバスBに接続されたバスブリッジ 33を指定するものなので、この制御命令D1及びアド レスがデータバスBにドライブされる。これにより、バ スプリッジ33ではバスブリッジ201からの制御命令 D1及びアドレスが受信され、スキャナ部42の駆動制 御が行われる。

【0105】次に、CPU2aからバスブリッジ33に 対して、スキャナ部42から出力される画像データの転 送先、転送バイト数などが指示される。このとき、上述 したようにCPU2aはCPUバス1aを通して、デー タバスA上にバスブリッジ33のアドレスと画像データ の格納先などを指示する制御命令D1がドライブされ る。これにより、バスブリッジ31及びバスブリッジ2 01を通って、制御命令D1がバスブリッジ33に転送 される。この制御命令D1を受け取ったバスブリッジ3 3では、スキャナ部42からの画像データを指示された 画像メモリ3のアドレスに書き込むべき準備が開始され る.

【0106】この書き込みに際して、バスブリッジ33 はバスアービタ71に対してデータバスBの使用を要求 する.バスアービタ71は内蔵する所定のアルゴリズム に従って、その時の最優先のバス使用要求に対してデー タバスBの使用を許可する。この場合は、バスブリッジ 201及びバスブリッジ34からバス使用要求がなされ ていないので、バスブリッジ33に対してデータバスB の使用が許可される。許可を受けたバスブリッジ33で は、指定された画像メモリ3のアドレスがデータバスB にドライブされる。

【0107】この画像メモリ3のアドレスを受けたバス ブリッジ201では、制御命令D1をデコードすること により、画像メモリ3に対するアクセスであることが検 知される。従って、データバスB上にドライブされた画 像データが、バスブリッジ201の上述した内部データ バス156及びFIFOメモリ23aを通って画像メモ リ3に格納される(図4参照)。

【0108】ここで、CPU2aのアドレスマップ上で 画像メモリ3のアドレスとバスブリッジ34のアドレス とを同じ値に設定すると、スキャナ部42からの画像デ ータを画像メモリ3に格納しつつ、 プリンタ部52によ って同時に原稿の画像をプリントアウトすることができ ъ.

aより指定された転送バイト数の画像データが画像メモ リ3に格納されている間は、CPUバス1a及びデータ バスAは画像データの転送には使用されていないので、 CPU2aやCPU25等は新たに指示された通信処理

などのジョブを処理することができる。

【0110】そして、指定されたバイト数分の画像デー タの転送が終了すると、バスブリッジ33はCPU2a に対してデータ転送終了を通知する。このとき、バスブ リッジ33ではバスブリッジ31内のステータスレジス タ17 bに終了ステータスデータD2を記録するため に、パスプリッジ31のアドレスを指示すべくデータバ スBがドライブされる。

【0111】このデータバスBがドライブされるので、 バスブリッジ201ではアドレスがデコードされ、バス ブリッジ31のアドレスと終了ステータスデータD2と がデータバスAにドライブされる。これにより、バスブ リッジ31では当該バスブリッジ自身宛のアドレスがド ライブされているので、終了ステータスデータD2が上 述したステータスレジスタ17bに格納される。

【0112】このバスブリッジ31ではステータスレジ スタ17bの内容が変化するので、この内容がCPU2 aに通知される。従って、CPU2aはバスブリッジ3 1のレジスタ17bをリードすることにより、スキャナ 部42から画像メモリ3への画像データの転送が終了し たことを検知することができる。

【0113】このデータ転送終了通知を受け取ったCP U2aは、今度はバスブリッジ34に対してプリンタ部 52の起動を指示する。このとき、CPUバス1aにド ライブされたアドレスはバスブリッジ34を指示するも のである。従って、バスブリッジ34に対する制御命令 30 D1はバスブリッジ31及びバスブリッジ201を通っ て、バスブリッジ34のコマンドレジスタ17aに格納 される。その後、CPU2aからパスプリッジ34に対 して、画像データの格納元、そのバイト数が指示され、 プリント開始の準備がなされる。

【0114】そして、バスブリッジ34ではデータ転送 のためにバスアービタ71に対してデータバスBの使用 が要求される。この要求を受けたバスアービタ71では 所定のアルゴリズムに従って、その時最優先のバス使用 要求に対して許可が与えられる。この場合は、バスブリ ッジ201及びバスブリッジ33からのバス使用要求が ないので、バスブリッジ34に対してデータバスBの使 用の許可が与えられる。この許可を受けたバスブリッジ 34では画像メモリ3のアドレスがデータバスBにドラ イブされる。

【0115】この画像メモリ3のアドレスを受けたバス ブリッジ201では、このアドレスがデコードされ、こ のデコード結果によって画像メモリ3に対するアクセス であることが検知される。これにより、バスブリッジ2

メモリ3から画像データが読み出され、その画像データ がデータバスB上にドライブされる。このデータバスB 上にドライブされた画像データがバスブリッジ34によ って取り込まれ、その画像データがプリンタ部52に出 力される。

22

【0116】このバスブリッジ34では、指定されたバ イト分だけプリントアウトが済むと、上述したバスブリ ッジ31内のステータスレジスタ17bに転送終了ステ ータスが格納される。このように、バスブリッジ33に 10 起動コマンドを送ってから原稿の1ページのコピー終了 まで、CPUバスla及びデータバスAをCPU2aの 次のジョブのために使用することができる。

【0117】次に、原稿が複数枚で、しかも、複数部の **転写紙にコピーする場合について説明する。この場合** も、操作部2dからの指示によりCPU2aはバスブリ ッジ33に対してスキャナ部42の駆動制御のための制 御命令D1を送る。さらに、スキャナ部42で読み取ら れた画像データの格納先アドレス及び読み込みバイト数 が設定され、画像データの読み取りが開始される。この とき、前述したように、バスブリッジ34のアドレスを 画像メモリ3のアドレスと同一に設定することにより、 読み込まれた画像データをプリントアウトしながら画像 メモリ3に格納することもできる。

【0118】この例では原稿の第1ページ目の画像デー タの読み込みが終了したら、CPU2aはバスブリッジ 34に対してプリンタ部52の起動を指示する。また、 このとき、画像メモリ3に1ページ分のメモリ領域に空 きがあれば、CPU2aはバスブリッジ33に対して第 2ページ目の読み込みの開始を指示する。各ブリッジ3 3、34はバスアービタ71に対してデータバスBの使 用を要求する。この許可を受け取ったバスブリッジ33 又は34が上述したようなデータ転送が行われる。 上述 した同一動作を第1ページ目の原稿の枚数分だけ行われ ると、第1ページ目の原稿の1部コピーが終了する。複 数部のコピーをとるためには、バスブリッジ34に対し て順次起動をかけ、予め設定された部数のコピーが終了 する。

【0119】このようにして、本実施の形態としての画 像形成装置400によれば、CPU2aとは独立してメ 40 モリ専用のバスブリッジ201により画像データの入出 力制御を行うことができるので、スキャナ部42が画像 メモリ3に画像データを書き込んでいるときに、同時 に、スキャナ部42からの画像データに基づいてアリン 夕部42で、原稿の画像を複写することができる。 従っ て、CPU2aからバスブリッジ201へ制御命令D1 が与えられた後は、CPU2aに通信処理などの他のデ ータ処理を実行させることができる。

【0120】この例ではCPU25に通信手段38が接 統され、スキャナ部42による原稿の画像データが通信 01ではCPU2aによって指定されたアドレスの画像 50 回線39に送信され、又は通信回線39を使用して送ら れてくる原稿の画像データが受信される。この通信手段 38によって受信された原稿の画像データをプリンタ部 52により再生出力するようにしてもよい。

【0121】なお、CPU2aとCPU25とは同一のものであっても構わない。CPU2aとCPU25が同一の場合には、バスブリッジ31とバスブリッジ32とを同一構成とすることができる。ROM2bなどに設備するアドレスマップ内容が簡略化する。

【0122】本実施の形態では、スキャナ部42及びプリンタ部52などによって画像メモリ3を共用できるの10図である。で、従来方式のようなページメモリが不要となると共に、画像メモリ3の使用効率が向上する。フェース製

【0123】また、従来方式のような1つのデータバスをA、Bの2つに分けることができたので、CPU2aとの影響を懸念することなく、DMACを導入することができる。従って、バスブリッジ31~34内のインタフェース制御部18やバスブリッジ201内のインタフェース制御部28にDMAC機能を備えることにより、画像データなどの転送速度の高速化が図れる。

[0124]

【発明の効果】以上説明したように、本発明のインタフェース装置によれば、制御命令を一時記録する制御用のメモリが設けられ、第1及び第2のデータバス間でデータを転送するときに、その制御用のメモリに制御命令が書き込まれるようになされたものである。

【0125】この構成によって、制御用のメモリに一旦、制御命令が書き込まれた後は、その制御命令に基づいて第1のインタフェース部、第2のインタフェース部及び内部データバスを入出力制御することができるので、本インタフェース装置に接続されたシステム上位の制御装置などと独立して第1及び第2のデータバス間でデータを転送することができる。

よれば、データ用のメモリ、第1及び第2のデータバス間に3方向性のインタフェース手段を配置し、インタフェース手段内に制御用のメモリを設け、この制御用のメモリに制御命令を書き込むようになされたものである。

【0126】また、本発明に係るデータ処理システムに

【0127】この構成によって、制御用のメモリに制御命令を書き込んだ後は、その制御装置自らが本インタフ

ェース装置の入出力を管理しなくても済むので、システム上位の制御装置などのデータ処理負担を軽減することができる。

24

【0128】この発明は複写機やプリンタ、ファクシミリなどの画像処理装置に適用して極めて好適である。

【図面の簡単な説明】

【図1】本発明の実施の形態としてのインタフェース装置100の構成例を示すブロック図である。

【図2】インタフェース装置100の動作例を示す構成 図である。

【図3】本発明の実施の形態としての3方向性のインタフェース装置200の構成例を示すブロック図である。

【図4】インタフェース装置200の動作例を示す構成 図である。

【図5】本発明の実施の形態としてのデータ処理装置3 00の構成例を示すブロック図である。

【図6】本発明の実施の形態としての画像形成装置40 0の構成例を示すブロック図である。

【図7】従来方式の画像形成装置500の構成例を示す 20 ブロック図である。

【符号の説明】


- 1 CPUバス
- 2 システム制御手段
- 3 画像メモリ
- 5 画像取得手段
- 6 画像再生手段
- 10 主制御装置
- 13,16 インタフェース部
- 17 制御用のメモリ
- 30 17a コマンドレジスタ
 - 17b ステータスレジスタ
 - 20 副制御装置
 - 21 内部パスセレクタ
 - 24 メモリ制御手段
 - 28 インタフェース制御部
 - 30 主記憶装置
 - 31~34, 201 バスブリッジ
 - 60,70 バス調停手段
 - 100,200 インタフェース装置

【図1】

【図2】

実施形態としてのインタフェース装置100の構成例

インタフェース装置100の動作例




DATA: データ D1:銀御命令

D2:制御通知情報(終了ステータスデータ) Add:アドレス

18:インターフェース制御部

【図4】


インタフェース装置200の動作例



28: インターフェース制御部


【図3】

実施の形態としての3方向性のインタフェース 装置200の構成例




【図5】

実施の形態としてのデータ処理装置 300の構成例



【図6】

実施形態としての画像形成装置400の構成例



【図7】

従来方式の画像形成装置500の構成例

